This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

010077246 **Image available**
WPI Acc No: 1994-344959/199443

Related WPI Acc No: 2001-128204; 2001-141792

XRAM Acc No: C95-103275

Mfg. thin film transistor uses metal film to rapidly crystallise -

involves using metal film to rapidly crystallise, amorphous silicon film

and decrease leakage off-current

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME) Inventor: TAKAYAMA T; TAKEMURA Y; UOCHI H; ZHANG H

Number of Countries: 002 Number of Patents: 003

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date V	Veek	
JP 6267849	Α	19940922	JP 9379002	Α	19930312	199443	В
US 5426064 -	Α	19950620	US 94207126	Α	19940308	199530	
US 5580792 °	Α	19961203	US 94207126	Α	19940308	199703	
			US 95387238	Α	19950213		

Priority Applications (No Type Date): JP 9379002 A 19930312

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 6267849 A 6 H01L-021/20 US 5426064 A 8 H01L-021/265

US 5580792 A 8 H01L-021/306 Div ex application US 94207126

Div ex patent US 5426064

Abstract (Basic): JP 6267849 A Dwg.1/3 US 5426064 A

The method comprises forming a Si film on a substrate, forming at least one of Ni, Fe, Co or Pt in contact with the Si film and thermally annealing it. The film is then etched to a depth of 20-200 A (15), and an insulating film (16) and gate electrode (17) formed.

Also claimed are (i) a method as above in which the metal above is

contained in the Si film; (ii) a method as above, in which the metal contg. Si film is crystalline; (iii) a method as above in which the metal is formed on the substrate before the Si film is formed; and (iv) a method as in the first claim above in which etching is to a depth not more than the thickness of the Si film after annealing.

USE - Used for thin film transistors and other semiconductor devices.

ADVANTAGE - Si crystallisation is rapid and occurs at lower temps. so that good operational characteristics are obtd. Dwg.1c/3

Title Terms: MANUFACTURE; THIN; FILM; TRANSISTOR; METAL; FILM; RAPID;

CRYSTAL; METAL; FILM; RAPID; CRYSTAL; AMORPHOUS; SILICON; FILM;

DECREASE; LEAK; CURRENT

Derwent Class: L03; U11; U12; U13; U14

International Patent Class (Main): H01L-021/20; H01L-021/265; H01L-021/306

International Patent Class (Additional): H01L-021/336; H01L-021/84;

H01L-029/784

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

04595949 **Image available**

METHOD OF FORMING SEMICONDUCTOR DEVICE

PUB. NO.: **06-**

06-267849 [JP 6267849 A]

PUBLISHED: September 22, 1994 (19940922)

INVENTOR(s): CHIYOU KOUYUU UOJI HIDEKI

TAKAYAMA TORU

TAKEMURA YASUHIKO

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.:

05-079002 [JP 9379002]

FILED:

March 12, 1993 (19930312)

INTL CLASS:

[5] H01L-021/20; H01L-021/336; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL: Section: E, Section No. 1646, Vol. 18, No. 672, Pg. 154,

December 19, 1994 (19941219)

ABSTRACT

PURPOSE: To accelerate crystallization, decrease crystallization temperature, and crystallize a silicon film in a short time that is not practically significant, by adding a trace amount of catalyst to a silicon film in the practically amorphous state.

CONSTITUTION: A silicon oxide base film 11 of 2000 angstroms in thickness is formed on a substrate 10 by a sputtering method. An amorphous silicon film 12 of 50-1500 angstroms in thickness, e.g. 800 angstroms, is deposited by a plasma CVD method. By a sputtering method, continuously, a nickel silicide film 13 (NiSi(sub x), 4 <= x <= 2.5) of 5-200 angstroms in thickness, e.g. 20 angstroms, is deposited. For crystallization, annealing is performed at 500 deg.C for 4 hours in a reducing atmosphere. As the result, the amorphous silicon film is crystallized.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-267849

(43)公開日 平成6年(1994)9月22日


	/20 /336 /784	識別記号	庁内整理番号 8122-4M	FI	技術表			技術表示箇所
22,700			9056-4M	HOIL	29/ 78	3 1 1	Y	
				審査請求	未請求	請求項の数 6	FD	(全 6 頁)
(21)出願番号	特	·顧平5-79002		(71)出願人		378 辻半導 体エネル=	₹ -87	究所
(22)出願日	Ŧ	成5年(1993)3	月12日	(72)発明者	張 宏 神奈川県	県厚木市長谷398 勇 県厚木市長谷398 ネルギー研究所P	番地	株式会社半
				(72)発明者	神奈川県	秀貴 県厚木市長谷398 ネルギー研究所P		株式会社半
				(72)発明者	神奈川県	敵 県厚木市長谷3 9 8 ネルギー研究所P		株式会社半
								最終頁に続く

(54)【発明の名称】 半導体素子の作製方法

(57)【要約】

【目的】 結晶性シリコンを使用する薄膜トランジスタ 等の半導体素子において、シリコンの結晶化温度を低下 させ、かつ結晶化時間を短縮し、加えて、信頼性と特性 の改善を図る。

【構成】 基板上に形成されたアモルファスシリコン薄膜上もしくは下に密着してニッケル、鉄、コパルト、白金の少なくとも1つを有する材料を選択的に設け、あるいはアモルファスシリコン膜中にこれらの元素を添加し、これをアニールすることによって結晶化させ、このようにして得られた結晶化シリコン膜の表面の20~200Aをエッチングして、清浄な表面を得て、これに化学的もしくは物理的気相法によって絶縁被膜を形成することによって、信頼性の高い半導体案子とする。



2

【特許請求の範囲】

【請求項1】 基板上に、実質的にアモルファス状態のシリコン膜を形成する工程と、前記アモルファスシリコン膜に密着してニッケル、鉄、コバルト、白金の少なくとも1つをを含有する材料を形成する工程と、前記アモルファスシリコン膜を熱アニールする工程と、前記熱アニール工程の後に、シリコン膜の表面を20~200Åだけエッチングする工程と、前記エッチング工程後に絶縁被膜を形成する工程と、前記絶縁被膜上にゲイト電極を形成することを特徴とする半導体素子の作製方法。

1

【請求項2】 基板上にニッケル、鉄、コバルト、白金の少なくとも1つを含有する実質的にアモルファス状態のシリコン膜を形成する工程と、前記アモルファスシリコン膜を熱アニールする工程と、前記熱アニール工程の後に、シリコン膜の表面を20~200Åだけエッチングする工程と、前記エッチング工程後に絶縁被膜を形成する工程と、前記絶縁被膜上にゲイト電極を形成することを特徴とする半導体素子の作製方法。

【請求項 3 】 請求項 2 において、実質的にアモルファス状態のシリコン膜においてニッケル、コバルト、鉄、白金のうち、少なくとも 1 つの濃度が 1×1 0 17 c m $^{-3}$ 以上であり、かつ、これらの元素の合計の濃度が 1×1 0 20 c m $^{-3}$ 未満であることを特徴とする半導体素子の作製方法。

【請求項4】 請求項3において、ニッケル、コバルト、鉄、白金の濃度は、2次イオン質量分析法によって測定された最小値で定義されることを特徴とする半導体素子の作製方法。

【請求項 5 】 基板上にニッケル、鉄、コバルト、白金の少なくとも1つを含有する結晶性のシリコン膜を形成する工程と、前記シリコン膜の表面を20~200Åだけエッチングする工程と、前記エッチング工程後に絶縁被膜を形成する工程と、前記絶縁被膜上にゲイト電極を形成することを特徴とする半導体素子の作製方法。

【請求項6】 基板上に、実質的にアモルファス状態のシリコン膜と、前記アモルファスシリコン膜に密着してニッケル、鉄、コバルト、白金の少なくとも1つをを含有する材料を形成する工程と、前記アモルファスシリコン膜を熱アニールする工程と、前記熱アニール工程の後に、シリコン膜の表面をシリコン膜の厚さの1/100以上1/5以下だけエッチングする工程と、前記紀縁被膜を形成する工程と、前記絶縁被膜上にゲイト電極を形成することを特徴とする半導体素子の作製方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ(TFT)、薄膜ダイオード等の薄膜状態の半導体案子の作製方法に関するものである。特に本発明は、結晶性の半導体材料を使用する半導体案子に関する。本発明によっ

て作製される半導体素子は、ガラス等の絶縁基板上、単結晶シリコン等の半導体基板上、いずれにも形成される。

[0002]

【従来の技術】薄膜トランジスタ、薄膜ダイオード等の 薄膜半導体素子は、使用されるシリコンの種類によっ て、アモルファス系素子と結晶系素子に分かれている。 アモルファスシリコンは電界効果移動度や導電率等の物 性で結晶性シリコンに劣るので、高い動作特性を得るに 10 は結晶系の半導体素子が求められている。

[0003]

【発明が解決しようする課題】しかしながら、シリコン膜の結晶化をおこなうには600℃以上の温度が必要であり、かつ、その結晶化に長い時間が必要であったので、実際に量産する場合には、結晶化装置の設備がいくつも必要とされ、巨額の設備投資がコストに跳ね返ってくるという問題を抱えていた。本発明は、600℃以下の温度で、かつ、実質的に問題にならない程度の短時間でシリコン膜の結晶化をおこない、これを半導体素子に20 利用する技術を提供する。

[0004]

【課題を解決するための手段】本発明では、実質的にアモルファス状態のシリコン被膜に微量の触媒材料を添加することによって結晶化を促進させ、結晶化温度を低下させ、結晶化時間を短縮する。触媒材料としては、ニッケル(Ni)、鉄(Fe)、コバルト(Co)、白金の単体、もしくは珪化物等の化合物が適している。具体的には、これらの元素を有する膜、粒子、クラスター等をアモルファスシリコン膜の下、もしくは上に密着して形成し、あるいはイオン注入法等の方法によってアモルファスシリコン膜中にこれらの元素を導入し、その後、これを適当な温度で熱アニールすることによって結晶化させる。

【0005】化学的気相成長法(CVD法)によってアモルファスシリコン膜を形成する際には原料ガス中に、また、スパッタリング等の物理的気相法でアモルファスシリコン膜を形成する際には、ターゲットや蒸着源等の成膜材料中に、これらの触媒材料を添加しておいてもよい。当然のことであるが、アニール温度が高いほど結晶化時間は短いという関係がある。また、ニッケル、鉄、コバルト、白金の濃度が大きいほど結晶化温度が低く、結晶化時間が短いという関係がある。本発明人の研究では、これらのうちの少なくとも1つの元素の濃度が1×10¹⁷cm⁻³以上存在することが望ましいことがわかった。なお、これらの元素の濃度は、2次イオン質量分析(SIMS)法によって測定した膜中の最小値を用いて判断すると良い。

【0006】なお、上記触媒材料はいずれもシリコンに とっては好ましくない材料であるので、できるだけその 50 濃度が低いことが望まれる。本発明人の研究では、これ

40

3

らの触媒材料の濃度は合計して $1 \times 10^{20} \, \text{cm}^{-3}$ を越え ないことが望まれる。さらに良い特性を得るには熱アニ ールによって結晶化させたシリコン膜の表面を20~2 00Å、あるいはシリコン膜の厚さの1/100以上、 1/5以下をエッチングすればよい。これは表面にこれ らの触媒材料元素の過剰なものが析出しやすいためであ る。そして、このように清浄にした表面をプラズマCV D法、光CVD法、減圧CVD法等の化学的気相法、あ るいはスパッタリング法等の物理的気相法によって酸化 珪素を主成分とする絶縁被膜で被覆することによって、 清浄な界面が保存される。絶縁被膜には必要によって、 **燐等の元素を添加してもよい。このような半導体-絶縁** 被膜構造は、そのまま、MOS構造等に用いることがで きる。上記の方法によって、TFTを作製した場合に は、リーク電流 (OFF電流) が低下し、サブスレシュ ホールド特性 (S値) が改善するという効果が認められ た。以下に実施例を示し、より詳細に本発明を説明す る。

[0007]

【実施例】

〔実施例1〕 図1に本実施例の作製工程の断面図を示 す。本実施例はTFTを作製する方法を示すものであ る。本実施例では2種類のTFTを作製した。まず、基 板(コーニング7059)10上にスパッタリング法に よって厚さ2000Aの酸化珪素の下地膜11を形成し た。さらに、ブラズマCVD法によって、厚さ500~ 1500人、例えば800人のアモルファスシリコン膜 12を堆積した。連続して、スパッタリング法によっ て、厚さ5~200Å、例えば20Åの珪化ニッケル膜 (化学式NiSi_x、0.4≦x≦2.5、例えば、x = 2. 0) 13を堆積した。(図1(A))

【0008】そして、これを還元雰囲気下、500℃で 4時間アニールして結晶化させた。この結果、アモルフ ァスシリコン膜は結晶化した。ここまでは2つのTFT とも同じ工程でおこなった。そして、一方のTFTはそ の表面をフッ化水素酸を含有するエッチング液によって 20~200Å、例えば100Åエッチングして、清浄 な表面14を露出させた。他のTFTでは、シリコン膜 を純水で洗浄しただけで、エッチング処理はおこなわな かった。 (図1(B))

【0009】その後は2つのTFTとも同じ工程を採用 した。得られたシリコン膜をフォトリソグラフィー法に よってパターニングし、島状シリコン領域15を形成し た。さらに、スパッタリング法によって厚さ1000Å の酸化珪素膜16をゲイト絶縁膜として堆積した。スパ ッタリングには、ターゲットとして酸化珪素を用い、ス パッタリング時の基板温度は200~400℃、例えば 350℃、スパッタリング雰囲気は酸素とアルゴンで、 アルゴン/酸聚=0~0.5、例えば0.1以下とし た。(図1(C))

【0010】引き続いて、減圧CVD法によって、厚さ 6000~8000A、例えば6000Aのシリコン膜 (0.1~2%の燐を含む)を堆積した。なお、この酸 化珪素とシリコン膜の成膜工程は連続的におこなうこと が望ましい。そして、シリコン膜をパターニングして、 ゲイト電極17を形成した。

4

【0011】次に、プラズマドーピング法によって、シ リコン領域にゲイト電極17をマスクとして不純物 (燐)を注入した。ドーピングガスとして、フォスフィ 10 ン (PH₃) を用い、加速電圧を60~90kV、例え ば80kVとした。ドース量は $1 \times 10^{15} \sim 8 \times 10^{15}$ cm^{-2} 、例えば、 $5 \times 10^{15} cm^{-2}$ とした。この結果、 N型の不純物領域18a、18bが形成された。(図1 (D))

【0012】その後、還元雰囲気中、500℃で4時間 アニールすることによって、不純物を活性化させた。こ のとき、シリコン膜中にはニッケルが拡散しているの で、このアニールによって再結晶化が容易に進行し、不 純物領域18a、18bが活性化した。続いて、厚さ6 000Aの酸化珪素膜19を層間絶縁物としてプラズマ CVD法によって形成し、これにコンタクトホールを形 成して、金属材料、例えば、窒化チタンとアルミニウム の多層膜によって配線20a、20bを形成した。最後 に、1気圧の水素雰囲気で350℃、30分のアニール をおこなった。以上の工程によって半導体回路が完成し た。(図1(E))

【0013】図2には、本実施例で得られた2種類のT FTの特性 ($V_G - I_D$ 特性) を示す。測定時のソース ードレイン電圧は1Vである。 a は結晶化後に、シリコ 30 ン表面を100Åエッチングして、酸化珪素膜を形成し たTFTであり、bは結晶化後に、そのまま酸化珪素膜 を形成したものである。前者 (a) は、ゲイトに負の電 圧が印加された際のリーク電流 (IOFF a) が小さく、 また、正の電圧が印加された際の立ち上がり(Sa)が 急峻であり、ON/OFF比も9桁で理想的な電界効果 トランジスタであることがわかる。一方、後者(b)も 電界効果トランジスタとして機能することは示されてい るが、リーク電流(IOFF b)が前者に比べ大きく、正 の電圧が印加された際の立ち上がり(Sb)が緩やか で、ON/OFF比も6桁程度である。しきい値電圧も 前者の方が小さい。これは前者の半導体膜中に存在する トラップ準位の密度が小さいことを示唆している。この ように、本発明の有無によって、TFTに差が生じるこ とが明らかになった。

【0014】〔実施例2〕 図3に本実施例の作製工程 の断面図を示す。基板(コーニング7059)30上に スパッタリングによって厚さ2000人の酸化珪素の下 地膜31を形成した。さらに、電子ビーム蒸着法によっ て、厚さ5~200A、例えば10Aのニッケル膜33 50 を堆積し、さらに、プラズマCVD法によって、厚さ5

5

00~1500A、例えば500Aのアモルファスシリコン膜32を堆積した。(図3(A))

【0015】そして、これを還元雰囲気下、480℃で8時間アニールして結晶化させた。この結晶化工程後、四塩化炭素(CCl4)もしくは四フッ化炭素(CF4)のプラズマによって、シリコン膜表面を軽くエッチングした。エッチングされた深さは20~200Åであった。エッチング後、今度は塩化水素(HCl)を1~10%含む350~480℃の雰囲気で30分処理した。こうして、清浄な表面34を形成した。(図3(B))

【0016】その後、このシリコン膜をパターニングし て、島状シリコン領域35を形成した。さらに、テトラ ・エトキシ・シラン (Si (OC2 H5)4、TEO S)と酸素を原料として、プラズマCVD法によってゲ イト絶縁膜として、厚さ1000Aの酸化珪素36を形 成した。原料には、上記ガスに加えて、トリクロロエチ レン(C_2 HC l_3)を用いた。成膜前にチャンパーに 酸素を400SCCM流し、基板温度300℃、全圧5 Pa、RFパワー150Wでブラズマを発生させ、この 状態を10分保った。その後、チャンバーに酸素300 SCCM、TEOS15SCCM、トリクロロエチレン 2SCCMを導入して、酸化珪素膜の成膜をおこなっ た。基板温度、RFパワー、全圧は、それぞれ300 ℃、75W、5Paであった。成膜完了後、チャンパー に100Torrの水素を導入し、350℃で35分の 水素アニールをおこなった。

【0017】引き続いて、スパッタリング法によって、厚さ6000~8000Å、例えば6000Åのアルミニウム膜(2%のシリコンを含む)を堆積した。なお、この酸化珪素36とアルミニウム膜の成膜工程は連続的におこなうことが望ましい。そして、アルミニウム膜をパターニングして、配線37a、37b、37cを形成した。配線37a、37bは、いずれもゲイト電極として機能する。さらに、このアルミニウム配線の表面を陽極酸化して、表面に酸化物層39a、39b、39cを形成した。陽極酸化の前に感光性ポリイミド(フォトニース)によって後でコンタクトを形成する部分にポリイミドマスク38を選択的に形成した。陽極酸化の際には、このマスクのために、この部分には陽極酸化物形成されなかった。

【0018】 陽極酸化は、酒石酸の $1\sim5$ %エチレングリコール溶液中でおこなった。得られた酸化物層の厚さは2000Åであった。次に、プラズマドーピング法によって、シリコン領域に不純物(燐)を注入した。ドーピングガスとして、フォスフィン(PH_3)を用い、加速電圧を $60\sim90$ k V、例えば80 k V とした。ドース量は $1\times10^{15}\sim8\times10^{15}$ c m $^{-2}$ 、例えば、 2×10^{15} c m $^{-2}$ とした。このようにしてN型の不純物領域40 aを形成した。さらに、今度は左側のTFT(Nチャ

10 【0019】その後、レーザーアニール法によって不純 物の活性化をおこなった。レーザーとしてはKrFエキ シマーレーザー(波長248nm、パルス幅20nse c)を用いたが、その他のレーザー、例えば、XeFエ キシマーレーザー (波長353nm)、XeClエキシ マーレーザー(波長308nm)、ArFエキシマーレ ーザー(波長193nm)等を用いてもよい。レーザー のエネルギー密度は、 $200 \sim 400 \text{mJ/cm}^2$ 、例 えば250mJ/cm²とし、1か所につき2~10シ ョット、例えば2ショット照射した。レーザー照射時 に、基板を200~450℃程度に加熱してもよい。基 板を加熱した場合には最適なレーザーエネルギー密度が 変わることに注意しなければならない。なお、レーザー 照射時にはポリイミドのマスク38を残しておいた。こ れは露出したアルミニウムがレーザー照射によってダメ ージを受けるからである。このポリイミドのマスク38 は酸素ブラズマ中にさらすことによって簡単に除去でき る。この結果、不純物領域40a、40bが活性化され た。(図3(D))

【0020】続いて、厚さ2000Aの酸化珪素膜4130を層間絶縁物としてTEOSを原料とするプラズマCVD法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によって配線42a、42b、42cを形成した。配線42cは配線37cと右側のTFT(PチャネルTFT)の不純物領域の40bの一方41を接続する。以上の工程によって半導体回路が完成した。(図3(E))

【0021】以上の工程によって半導体回路が完成した。作製されたTFTの特性は従来の600℃のアニー40 ルによって結晶化する工程によって作製されたものとは何ら劣るところはなかった。例えば、本実施例によって作成したシフトレジスタは、ドレイン電圧15Vで11 MHz、17Vで16MHzの動作を確認できた。また、信頼性の試験においても従来のものとの差を見出せなかった。

[0022]

【発明の効果】本発明によって、TFTの特性を向上させ、また、その信頼性を高めることが可能となった。本発明は、実施例2に示したように、例えば、500℃以50下というような低温、かつ、4時間という短時間でシリ


コンの結晶化をおこなうものである。しかも、得られる TFTの特性、信頼性は従来のものとは何ら劣るところ はない。スループットの向上に伴うコスト低下の効果は 言うまでもない。加えて、従来、600℃のプロセスを 採用した場合にはガラス基板の縮みやソリが歩留り低下 の原因として問題となっていたが、本発明を利用することによって、例えば550℃以下の結晶化プロセスを採 用することによって、そのような問題点は一気に解消し てしまう。

【0023】このことは、大面積の基板を一度に処理できることを意味するものである。すなわち、大面積基板を処理することによって、1枚の基板から多くの集積回路等を切りだすことによって単価を大幅に低下させることができる。このように本発明は工業上有益な発明である。

【図面の簡単な説明】

【図1】 実施例1の作製工程断面図を示す。

【図1】



 【図2】
 実施例1で得られたTFTの特性の例を示す。

【図3】 実施例2の作製工程断面図を示す。

【符号の説明】

10・・・基板11・・・下地絶緑膜(酸化珪素)

12・・・アモルファスシリコン膜

13・・・ニッケル膜

14・・・清浄なシリコン表面

10 15・・・島状シリコン領域

16・・・ゲイト絶縁膜(酸化珪素)

17・・・ゲイト電極(燐ドープされたシリコン)


18・・・ソース、ドレイン領域

19・・・層間絶縁物


20・・・金属配線・電極 (窒化チタン/アルミニウ

ム)

【図2】



a:本発明 b:従来法



フロントページの続き

(72)発明者 竹村 保彦

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内